Proveditelné specifikace architektury HW/SW vestavěných multiprocesorů na systémové úrovni

Executable System-Level Specifications of HW/SW Architecture for Embedded Multiprocessor Systems

článek ve sborníku mimo WoS a Scopus

en

The paper addresses the problem of preliminary system level modeling and simulation of parallel embedded applications oriented to performance estimation. A CSP-based simulation tool Transim, originally intended for simulating message-passing architectures, proved to be very useful in quest for optimum HW/SW architectures in much wider area of applications. Particularly, it has been retargeted for shared memory architectures with a bus. Processing of a formal description of a system architecture, communication as well as software modules and their mapping onto hardware leads directly to performance figures. The technique is demonstrated on the generic hybrid pipeline/farm architecture suitable for embedded tasks and on a small cluster of SMPs.

Článek se zabývá problémem předběžného modelování a simulace paralelních vestavěných aplikací na systémové úrovni orientovaného na určení výkonnosti. Simulační nástroj Transim založený na CSP, původně zamýšlený pro simulaci architektur se zasíláním zpráv, se ukázal jako velmi vhodný při hledání optimálních architektur HW/SW v mnohem širší oblasti aplikací.  Konkrétně byl přesměrován na architektury se sdílenou pamětí a sběrnicí.  Zpracování formálního popisu architektury systému, komunikací i sw modulů a jejich mapování na hw vede přímo k výkonnostním ukazatelům.  Technika je demonstrována na generické architektuře hybridní linky/farmy vhodné pro vestavěné aplikace a na malém svazku SMP. 

The paper addresses the problem of preliminary system level modeling and simulation of parallel embedded applications oriented to performance estimation. A CSP-based simulation tool Transim, originally intended for simulating message-passing architectures, proved to be very useful in quest for optimum HW/SW architectures in much wider area of applications. Particularly, it has been retargeted for shared memory architectures with a bus. Processing of a formal description of a system architecture, communication as well as software modules and their mapping onto hardware leads directly to performance figures. The technique is demonstrated on the generic hybrid pipeline/farm architecture suitable for embedded tasks and on a small cluster of SMPs.

performance-oriented specifications, multiprocessor simulation, parallel embedded systems, performance prediction

2002

23.04.2002

University of Stirling

Stirling

1-85769-169-5

Proceedings of the Joint Workshop on Formal Specifications of Computer-Based Systems, 2002

65–70

6